Marcelo Arturo Jara Perez

Atualmente em projeto de P&D, na area de Projetos de Circuitos e Sistemas on-Chip (ASIC/SoC) com aplicações utilizando nós tecnológicos avançados FinFET 16 e 6 nm. no Instituto de Pesquisas Eldorado em conjunto com o Centro de Componentes de Semicondutores e Nanotecnologia da Universidade Estadual de Campinas. Anteriormente em projeto PNPD (Prog. Nacional de Pós-Doutorado) no Lab de Sistemas de Computação (LSC), do Instituto de Computação da Univ. Est. de Campinas (Unicamp), área de pesquisa: arquiteturas para computação aproximada, visando caracterização e prototipagem virtual (fluxo de implementação/projeto físico completo) de uma arquitetura de processador dedicado para computação aproximada, baseada em core RISC-V (tecnologia alvo CMOS 45 nm) e unidades aritméticas modificadas para computação aproximada (32-bit). Ensino de Linguagem Python para programa de graduação de engenharia (Unicamp, 2018). Uso de Python para pre-processamento de dados para uso em síntese lógica. Doutor em Engenharia Elétrica pela Faculdade de Engenharia Elétrica e de Computação da Universidade Estadual de Campinas (FEEC, Unicamp, 1997). Mestrado em Engenharia Elétrica pela Universidade Estadual de Campinas (FEEC, Unicamp, 1991), ambas em eletrônica e comunicações (Dept. Semicondutores, Instrumentos e Fotônica-DSIF); graduação em Engenharia em Som (E), áreas de Acústica e Eletro-acústica - Universidad Austral de Chile (1985). Atualmente sem vínculo institucional via CLT. Ultima atuação em Pesquisa e Desenvolvimento no projeto físico de SoC (AMS-mixed-signal), em tecnologia CMOS 65 nm para aplicações em comunicações no padrão IEEE 802.15.4g visando IoT/SUN (Internet of Things/Smart Metering Utility Networks), no Instituto de Pesquisas ElDorado (Dept. de Hardware). Ultima atuação em modo CLT no Grupo de Microeletrônica (CPqD/VPPD/GTO), na área de projetos de ASIC e Sistemas on-Chip (SoC e core DSP) em tecnologias deep-sub-micron (CMOS 28nm, FinFET 16nm) para sistemas de comunicação óptica de alta velocidade e redes ópticas(OTN). Metodologia de projeto incluindo implementação de módulos funcionais DSPs, via fluxo de Sìntese de Alto Nível (HLS-High-Level Synthesis) e Síntese Fìsica. Experiência na área de projetos em Engenharia Elétrica, na especialidade de eletrônica e arquitetura de computadores (hardware), com ênfase em desenvolvimento e projeto (design) lógico e físico de Sistemas e Circuitos Integrados (nano/microeletronica, SoC) e tecnologia de semicondutores. Experiência profissional (após conclusão de doutorado) : aprox.. 17 anos em Pesquisa e Desenvolvimento em micro-eletrônica, no projeto de Sistemas e Circuitos Integrados (ASICs, SoC, IPs) digitais para aplicações em sistemas de comunicação ópticos de alta velocidade, TV digital ISDB-T e sistemas automotivos embarcados (powertrain, comunicação). Simulação de Redes Neurais e aprendizado não supervisionado via HDL, visando síntese e processamento paralelo em arquiteturas n-cube (Occam, C/C-paralelo). Elaborado projeto de Pesquisa de IA, Deep/Machine Learning para uso de Visão Computacional e Redes Neurais em Veículos autônomos (via Python/OpenCV e modelagem HDL/SystemVerilog)

Completed post-doc R&D project for approximate computer architectures (Lab for Computer Systems, LSC, IC, Unicamp) . A virtual prototyping (physical design flow) based on a open-source RISC-V core, including micro-architecture exploration of approximate Functional Units for performance and power optimization, target technology is CMOS 45 nm. Lecture of Python for engineering program (undergraduate students, Unicamp, 2018). Use of Python for data processing aiming automatic synthesis procedures. PhD degree on Electrical Engineering (electronics and communications), from University of Campinas (Unicamp, 1997). MSc degree on Electrical Engineering (electronics and communications), from University of Campinas (Unicamp, 1991). BSc on Engineering (Acoustisl/Electroacoustics) from Universidad Austral de Chile (UACH, 1985). R&D and professional experience in Information and Communications Technologies (ICT) and nano/electronics technologies, acting in System-on-chip, ASIC (Application Specific Integrated Circuits) digital design and micro-systems integration. Experience in digital and physical design for SoC projects (DSP core) aiming IoT (IEEE 802.15.4g standard), high-speed optical communication system, ISDB-T digital TV applications targetting, CMOS 90, 65nm, up to FinFET 16 nm technologies . About 18 years experience in SoC/ASIC design, including the complete digital design flow, from architecture specifications, High-level Synthesis activities (HLS), logic and physical design, physical and 1 year acting in functional verification for advanced vehicle systems. Professional experience in embedded systems, including hardware/software integration, micro-systems and on-board communication, for automotive applications. Presented R&D project aiming Computer Vision architecture and Vehicular Communications (Vehicle-to-X communications) for real-time operation, aiming implementation in massively computer processing platform and reconfigurable computing. Application aimed at Autonomous vehicles with cognitive capability (Neural processing), using Python/OpenCV and HDL modelling (SystemVerilog).