Gabriel Arthur Gerber Andrade

Master in Computer Science and Ph.D in Automation and Systems Engineering, I completed my basic education at Colégio Alpha Objetivo (2006), my high school education at Colégio Meridiano (2009), and my higher education at the Federal University of Santa Catarina - at undergraduate (2015) and master (2017) and doctoral (2021) levels. During my graduation, I joined the Embedded Computing Lab and, with the financial support of a scientific initiation scholarship (PIBIC), I joined a scientific research about (pre-silicion) functional verification of the shared-memory subsystem of multicore chips. Between 2012 and 2021, I contributed to the research and, with the support of CAPES and of CNPq and of UFSC's post-graduation programs, reported findings in five (5) annals of internnational conferences and two (2) articles; the articles were published in issues of the IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS. In 2015, I presented a experimental comparison between two checkers (responsable to check whether the functional behaviour of the shared-memory subsystem is correct or not); and received a Bachelor's degree in Computer Science. In 2017, I defended the exploitation of two techniques to increase the effectiveness of constrained random test generation (to stimulate incorrect behavours of the shared-memory subsystem and, thereby, enable checkers to detect bugs in the design under verification); and received a Master's degree in Computer Science. In 2021, I defended the exploitation of techniques to increase coverage of directed test generation; and received a PhD in Automation and Systems Engineering.

Mestre em Ciência da Computação e Doutor em Automação e Sistemas, conclui o ensino fundamental no Colégio Alpha Objetivo (2006), o ensino médio no Colégio Meridiano (2009), e o ensino superior na Universidade Federal de Santa Catarina - graduação (2015), mestrado (2017) e doutorado (2021). Durante minha graduação, ingressei no Laboratório de Computação Embarcada e, com o suporte financeiro de uma bolsa de iniciação científica (PIBIC), juntei-me a uma pesquisa sobre verificação funcional (durante a etapa pré-silício) do subsistema de memória compartilhada de processadores com múltiplos núcleos. Durante os anos de 2012 e 2021, colaborei com esta pesquisa e, com o suporte da CAPES e do CNPq e dos programas de pós-graduação da UFSC, reportei os achados em cinco (5) anais de conferências internacionais e em dois (2) artigos do periódico IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS. Em 2015, apresentei uma comparação experimental entre dois verificadores (responsáveis por checar se a funcionalidade de um subsistema de memória compartilhada está correta); e adquiri o título de Bacharel em Ciência da Computação. Em 2017, defendi o que o uso de duas técnicas aumenta a eficácia da geração de testes aleatórios (em estimular comportamentos incorretos da memória compartilha, o que permite que verificadores detectem defeitos no projeto sob verificação); e adquiri o título de Mestre em Ciência da Computação. Em 2021, defendi uma outra técnica neste mesmo tópico de pesquisa (desta vez com o objetivo de aumentar a cobertura da geração dirigida de testes aleatórios), e adquiri o título de Doutor em Engenharia de Automação e Sistemas da Universidade.