Possui graduação em Engenharia de Computação (2006) , Mestrado em Computação - PPGC (2010) e Doutorado em Computação - PPGC (2019) pela Universidade Federal no Rio Grande do Sul (UFRGS). Atuou profissionalmente na implementação de sistemas digitais em FPGA para aplicações em Telecom (Datacom) e projetos de ASICs RFID UHF de baixo consumo de potência (CEITEC). Durante o mestrado, trabalhou com o projeto do codec H.264/AVC de alto desempenho para implementação em FPGA do bloco CAVLC de codificação de entropia. No doutorado, seu foco foi a etapa de codificação de entropia do padrão HEVC, visando blocos em hardware de alta vazão e baixo consumo de potência em ASICs para o algoritmo CABAC. Possui conhecimentos profissionais e acadêmicos nas linguagens de descrição de hardware VHDL, Verilog e System Verilog; simulação, síntese lógica, verificação formal de equivalência, análise de timing e análise de consumo de potência, além do uso de técnicas para baixo consumo de potência e uso de scripts Makefile e Tcl para automatização de projetos. Desde 2014 é Professor de Magistério Superior na Universidade Federal do Pampa (Unipampa) - Campus Bagé, no curso de Engenharia de Computação.