membro de CESg - Circuits and Embedded Systems Group Grupo de Pesquisa ConSiste: Concepção de Sistemas de Computação Grupo de Pesquisa GESyCA - Group of Embedded System and Computer Architecture Grupo de Pesquisa
publicações selecionadas Analysis of Electrical Signals by Machine Learning for Classification of Individualized Electronics on the Internet of Smart Grid Things (IoSGT) architecture Networks-on-Chip Irregular Topology Optimization for Real-Time and Non-Real-Time Applications Exploração de Espaço e Projeto Para Topologias Irregulares em Aplicações de Tempo Real Geração de processador para aplicacao especifica Development a Low-Cost Wireless Smart Meter with Power Quality Measurement for Smart Grid Applications IRNoC: Uma Ferramenta de Simulação para Redes-em-Chip Irregulares UMA FERRAMENTA BASEADA EM INTELIGÊNCIA ARTIFICIAL PARA EXPLORAÇÃO DE ESPAÇO DE PROJETO PARA REDES EM CHIP / AN ARTIFICIAL INTELLIGENCE-BASED TOOL FOR EXPLOITING DESIGN SPACE FOR CHIP NETWORKS Comparação de Desempenho Entre Arbitragem Round-Robin e Arbitragem Round-Robin Com Canais Virtuais em Redes-em-Chip Using evolutionary metaheuristics to solve the mapping and routing problem in networks on chip A comparison between evolutionary and local search techniques applied to NoC design space exploration IPNOSYS III:SDN PARADIGM IN A NON-CONVENTIONAL NOC-BASED PROCESSOR / IPNOSYS III: O PARADIGMA SDN EM UMA NOC BASEADA EM UM PROCESSADOR NÃO CONVENCIONAL Método para a otimização de plataformas arquiteturais para sistemas multiprocessados heterogêneos
theses/dissertations advising Implementação da Técnica de Paralelismo Software Pipelining na Rede em Chip IPNoSyS Detecção de faltas internas em SCIG utilizando sistemas inteligentes Exploração de espaço de projeto para geração de Redes em Chip de topologias irregulares otimizadas: a Rede UTNoC. Proposta de Arquitetura de Alto Desempenho para Sistemas de Tempo Real Avaliação da Execução de Aplicações Orientadas a Dados na Arquitetura de Rede-em-Chip IPNoSys IPNoSys III: O Paradigma de Redes Definidas por Software Aplicado ao Controle de um Multiprocessador com Modelo de Execução Não Convencional Proposta de implementação de um processador multithreading com características de previsibilidade. Avaliacao da Execucao de Aplicacoes Orientadas a Dados na Arquitetura de Redes em Chip IPNoSys. Linguagem de Domínio Específico para Modelagem e Avaliação de Processadores. An aI based tool for networks-on-chip design space exploration Implementação da técnica de software pipelining na rede em chip IPNoSyS Proposta de um processador multithreading com características de previsibilidade Otimização de Topologia Irregular Para Aplicações Tempo Real e Não Tempo Real em MP-SoCs Baseadas em Redes-em-Chip