Design and Formal Verification of a Fault-tolerant Clock Synchronization Subsystem for the Controller Area Network.
Documento
- Visão geral
- Identidade
- Ver todos
Visão geral
tipo
- doctoral thesis
autores
data de publicação
- 2010-01-01
prêmio patrocinado pela
- Universitat de Les Illes Balears Organização