Desenvolvimento de uma arquitetura multiprocessada e reconfigurável para a síntese de redes de Petri em hardware
Documento
-
- Visão geral
-
- Pesquisas
-
- Identidade
-
- Ver todos
-
Visão geral
membro de
orientado por
produzido em
tipo
data de publicação
Pesquisas
áreas de investigação
palavras-chave
-
FPGAs
-
Linguagens de Descrição de Hardware
-
Redes de Petri
-
arquitetura reconfigurável
-
rede-em-chip
-
síntese de sistemas
Identidade
identificador BrCris
-
85029851d3e722480f531da78e813ddb
identificador Capes
-
2008733004099080P0-Publication
identificador Oasisbr
-
UNSP_46acf485567d7987e3b1871233f0faa1