Desenvolvimento de um Circuito PLL com Detetor de Fase do Tipo Pré-Carga na Tecnologia CMOS 0,7µm da ES2 para Operar em 622 MHz Documento