Analytical speedup modeling for parallel applications with variable memory-access delay in symmetric architectures
Documento
-
- Visão geral
-
- Pesquisas
-
- Identidade
-
- Ver todos
-
Visão geral
orientado por
produzido em
tipo
data de publicação
Pesquisas
áreas de investigação
palavras-chave
-
Atraso de acesso a memória
-
Barreira de memória
-
Energy/Performance Modeling
-
Modelo analítico
-
Modelo de speedup
-
Sistemas paralelos
-
Software energy efficiency
-
Speedup
Identidade
identificador BrCris
-
37a265f3025230d86586ce3151e8ddbe