Desenvolvimento de um Circuito DPLL com Detetor de Fase do Tipo Pré-Carga em Tecnologia CMOS 0,7 um da ES2 para Operar em 622 MHz Documento uri icon

  •  
  • Visão geral
  •  
  • Pesquisas
  •  
  • Identidade
  •  
  • Ver todos
  •  

tipo

  • master thesis

data de publicação

  • 1997-01-01