Implementação em Hardware de um Decodificador de Viterbi Baseado nas Treliças Convencional, Puncionada e Mínima
Documento
-
- Visão geral
-
- Pesquisas
-
- Identidade
-
- Ver todos
-
Visão geral
membro de
orientado por
produzido em
tipo
data de publicação
Pesquisas
áreas de investigação
palavras-chave
-
Codificação de canal
-
Complexidade de Treliça
-
Consumo
-
Códigos convolucionais
-
FPGA
-
Treliça Mínima
-
Treliça mínima
-
Viterbi
Identidade
identificador BrCris
-
f8046e9bc3039b735fe5082ef37fed31
identificador Capes
-
20091940006018001P1-Publication