área de pesquisa
- Abordagem para Análise e projeto de IP-cores com Geração Automática de Interfaces Utilizando UML 2.0
- Desenvolvimento de Device Drivers com Segurança
- Desenvolvimento de Mecanismo de Verificação Baseado em SystemVerilog
- Edna Natividade da Silva Barros
- Extensão do IP-Process para Suportar Síntese de Layout
- Introdução de mecanismos de coerência de cache no contexto de
- IVM - Uma Metodologia de Verificação Funcional Interoperável, Interativa e Incremental
- Síntese de Comunicação em Projetos Baseados em Plataflormas
- Uma abordagem meta-heurística para o mapeamento de tarefas em uma plataforma MPSoC baseada em NoC
- Uma Metodologia para Exploração do Espaço de Projeto de Hierarquias de Memória para Sistemas Embarcados