descrição
- Computacional
- Implementação em HDL do módulo responsável por corrigir o bit de erro no dado armazenado na memória. O software em questão descreve esse funcionamento para versão que opera em 3GHz (com 20% de overhead), do decoder OTN E-FEC da norma do ITU-T G975.1.