descrição Computacional Implementação em HDL do módulo responsável por corrigir o bit de erro no dado armazenado na memória. Opera em 2,5 GHz (com 7% de overhead), no decoder OTN E-FEC descrito na norma do ITU-T G975.1 - Anexo I9.