publicações selecionadas Computer Architecture: Description and Interpretation Implantacão de um Sistema de Tempo Compartilhado em um Minicomputador
theses/dissertations advising Efeito da Reorganização do Código Binário no Desempenho Avaliando os Parâmetros de uma Arquitetura VLIW Interpretação Confiável de Binários na Arquitetura x86 Comportamento da Trace Cache num Ambiente Multiprogramado Arquiteturas Super Escalares: Efeito de Alguns Parâmetros sobre o Desempenho Escalonamento de Instruções para Arquiteturas Super Escalares Descritor de Diagramas Digitalizados Uma Máquina Básica de Redução Efeito da Execução Condicional no Desempenho de Arquiteturas Paralelas Otimização do Despacho de Múltiplas Instruções em Arquiteturas Super Escalares Efeito da Execução Condicional em Arquiteturas Paralelas: Especificação da Efeito da Predição de Desvios e da Interrupção Precisa no Desempenho de Processadores Super Escalares Avaliação de uma Arquitetura RISC para Modula-2 Efeito da Reorganização do Código Binário no Desempenho de Cache de Instruções em Arquiteturas RISC Efeito do Escalonamento Dinâmico no Desempenho de Processadores Super Escalares Exploração do Paralelismo de Baixo Nível em Máquinas do Tipo VLIW Ambiente para Programação Paralela no Processador i860 Uma máquina básica Edison Um Processador RISC Bipartido Um processador Edison Um núcleo de sistema operacional distribuído para a Máquina Paralela Híbrida Avaliação de Arquiteturas da Linha Intel para Modula-2 Uma Nova Técnica de Aprendizado para Otimizar o Desempenho de Cache de Instruções
