Implementação do Modelo Analítico Contínuo Estático e Dinâmico de Nanofios Transistores MOS Sem Junções Utilizando Linguagem VERILOG-A Para Projeto de Circuitos CMOS Documento