área de pesquisa
- Anderson Royes Terroso
- André Márcio de Lima Curvello
- Carlos Eduardo de Barros Santos Júnior
- Geração de B-Splines via FPGA.
- Gustavo Siqueira Vinhal
- Jeronimo Costa Penha
- Modelo Comportamental do Capacitor Ferroelétrico como Unidade Básica de Neurônios Artificiais e sua Implementação em FPGA
- Parallel Implementation Proposal of Clustering Algorithms in Hardware
- Projeto de Arquiteturas Tolerantes a Falha Através da Linguagem de Descrição de Hardware VHDL.
- Proposta de implementação dos algoritmos de hash MD5 e SHA-1 em hardware reconfigurável
- Vanderlei Bonato
- Victor da Costa Wanderley
- VITOR ANGELO POZZATTI RIGHI