Jody Maick Araujo de Matos

Dr. Matos has a PhD in Computer Science from the PPGC graduate program, at Universidade Federal do Rio Grande do Sul (UFRGS). He is MSc in microelectronic by the UFRGS and a BSc in Computer Engineer by the Universidade Estadual de Feira de Santana (UEFS). Profissionaly, He worked as a policeman, at the Polícia Militar da Bahia, and was a computer technician over seven years, until joining in Higher Education. His academic background focuses on Digital Systems and Conception of Integrated Circuits, applying concepts of Software Engineering and Development. Currently, he is working on EDA software research and development. His must recent contribution is a graph-based software environment for minimizing transistor count in benchmark circuits mapped using simple gates. He is also extending his contributions on the field of EDA by developing software to bring logic synthesis and physical design together. He is also Editor of Scientia Immersa Electronic Journal and was General Chair of the Student Academic Board, Founder and Chairman of IEEE UEFS Student Branch and Student Representative of UEFS with the Brazillian Computer Society.

É doutor em Ciência da Computação pelo Programa de Pós-graduação em Computação (PPGC) da Universidade Federal do Rio Grande do Sul (UFRGS). Possui mestrado pelo Programa de Pós-graduação em Microeletrônica (PGMicro), pela UFRGS, e graduação em Engenharia de Computação pela Universidade Estadual de Feira de Santana (UEFS). Profissionalmente, atuou como Soldado de 1ª Classe, pela Polícia Militar da Bahia, especificamente na Seção de Planejamento Operacional da 65ª CIPM; e como técnico em manutenção de computadores durante 7 anos, até seu ingresso no Ensino Superior. Sua formação acadêmica concentra-se nas áreas de Sistemas Digitais e Concepção de Circuitos Integrados, aplicando conceitos de Engenharia e Desenvolvimento de Software. Atualmente, tem trabalhado com pesquisa e desenvolvimento de software EDA. Sua contribuição mais recente é um ambiente de software baseado em grafos para minimização do número de transistores em circuitos de referência mapeados com portas lógicas simples. Está também estendendo as suas contribuições no campo de EDA iniciando pesquisa e desenvolvimento de software para aumentar a interação entre síntese lógica e síntese física. É, ainda, Editor da Revista Eletrônica Scientia Immersa e foi Coordenador Geral do Diretório Acadêmico, Fundador e Presidente do Ramo Estudantil IEEE UEFS e Representante Estudantil da UEFS junto à SBC.