Automatic Layout Generation of Static CMOS Circuits Targeting Delay and Power Reduction
Documento
- Visão geral
- Pesquisas
- Identidade
- Ver todos
Visão geral
orientado por
produzido em
tipo
- master thesis
autores
data de publicação
- 2003-01-01
prêmio patrocinado pela
- Universidade Federal de Rio Grande Do Sul Organização