Automatic Generation and Evaluation of Transistor Networks in Different Logic Styles
Documento
-
- Visão geral
-
- Pesquisas
-
- Identidade
-
- Ver todos
-
Visão geral
membro de
orientado por
produzido em
tipo
data de publicação
Pesquisas
áreas de investigação
palavras-chave
-
Biblioteca de Células
-
CMOS design
-
Estilos Lógicos
-
Logic cells
-
Mapeamento Tecnológico
-
Redes de Transistores
-
Síntese Lógica
-
Technology Mapping
-
Transistor network
-
digital circuit
-
logic synthesis
-
transistor network
Identidade
identificador BrCris
-
c707ee8b057216d078304e063bdf2e02
identificador Capes
-
2008542001013078P8-Publication
identificador Oasisbr
-
URGS_6c317fb810f501b6310295d847cb5a79