área de pesquisa
- Avaliação da Distorção Harmônica de Nanofios Transistores Empilhados
- "Caracterização elétrica de transistores SOI sem extensão de fonte e dreno com estrutura planar e vertical (3D)"
- "Efeito da radiação em transistores 3D em baixas temperaturas"
- "Efeitos da radiação em transistores 3D tensionados"
- "Estudo comparativo do efeito de autoaquecimento em transistores FinFET e SOI UTBB"
- "Estudo da região de sublimiar de transistores SOI avançados"
- "Estudo de célula de memória dinâmica de apenas um transistor SOI de óxido enterrado ultrafino"
- "Estudo de transistores avançados de canal tensionado"
- "Estudo de transistores de tunelamento induzido por efeito de campo (TFET) construídos em nanofio"
- "Estudo de transistores FinFET de germânio com canal não tensionado"
- "Estudo de transistores UTBOX SOI não auto-alinhados como célula de memória"
- "Estudo dinâmico de memórias 1T-DRAM"
- "Estudo do comportamento de transistores de tunelamento induzido por efeito de campo (TFET) operando em diferentes temperaturas"
- "Estudo do ponto invariante com a temperatura (ZTC) em SOI-FInFETS tensionados e radiados"
- "Influência da tensão de substrato em transistores SOI de camada de silício ultrafina em estruturas planares (UTBB) e de nanofio (NW)"
- "Projeto de aplicação de amplificadores operacionais de transcondutância baseados no comportamento experimental de line-TFETs"
- "Projeto de um amplificador operacional de transcondutância de dois estágios utilizando transistores de estruturas de nanofolha de silício"
- "Propostas de melhorias de desempenho de célula de memória dinâmica utilizando um único transistor UTBOX SOI"
- "Estudo de Amplificadores Operacionais de Transcondutância Projetados com Túnel-FETs e MOSFETs Fabricados em Estruturas de Nanofios
- (Digital Presentation) Analysis of MIS-HEMT Kink Effect in Saturation Region
- Analog characteristics of n-type vertically stacked nanowires
- Analog design with Line-TFET device experimental data: from device to circuit level
- Analog Figures of Merit of Vertically Stacked Silicon Nanosheets nMOSFETs With Two Different Metal Gates for the Sub-7 nm Technology Node Operating at High Temperatures
- Analysis of Omega-Gate Nanowire SOI MOSFET Under Analog Point of View
- Analysis of the Electrical Parameters of SOI Junctionless Nanowire Transistors at High Temperatures
- Analysis of the Negative-Bias-Temperature-Instability on Omega-Gate Silicon Nanowire SOI MOSFETs with Different Dimensions
- Analysis of zero-temperature coefficient behavior on vertically stacked double nanosheet nMOS devices
- Analytical Model for Low-Frequency Noise in Junctionless Nanowire Transistors
- Análise Comparativa entre Interconexões de Nanotubo de Carbono e Interconexões de Cobre para Circuitos GSI/TSI
- Análise de Estruturas Planares de THz baseadas em Ondas Plasmônicas no Grafeno
- Aplicação do método SPLIT-CV para obtenção da mobilidade em nanofios transistores MOS
- Arquiteturas de redes neurais nanoeletronicas para processadores em escala giga ou tera
- AVALIAÇÃO DO DESEMPENHO DO TRANSISTOR MOS SEM JUNÇÕES CONFIGURADO COMO NANOFIO OU FINFET
- Beatriz dos Santos Pês
- Camila Peixoto da Silva Madeira Nogueira
- CARACTERIZAÇÃO ELÉTRICA DE TRANSISTORES MOS DO TIPO NANOFIO E NANOFOLHA DE SÍLICIO EMPILHADO EM TEMPERATURAS CRIOGÊNICAS
- CARACTERIZAÇÃO ELÉTRICA DE TÚNEL-FET EM ESTRUTURA DE NANOFIO COM FONTES DE SiGe E Ge EM FUNÇÃO DA TEMPERATURA
- Carlos Alberto Brito da Silva Júnior
- Comparison between Low-Dropout Voltage Regulators Designed with Line and Nanowire Tunnel Field Effect Transistors using Experimental Data
- Comparison of Low-Dropout Voltage Regulators Designed with Line and Nanowire Tunnel-FET Experimental Data including a Simple Process Variability Analysis
- Current mirror designed with GAA nanosheet MOSFETs from room temperature to 200 °C
- Dayane Alfenas Reis
- Denille Brito de Lima
- Desenvolvimento de memória associativa estocástica com transistores monoelétron
- Desenvolvimento de uma fonte de corrente para a polarização de circuitos nanoeletrônicos
- Design of operational transconductance amplifier with Gate-All-Around Nanosheet MOSFET using experimental data from room temperature to 200 °C
- Dinâmica de células de pontos quanticos acopladas.
- Efeitos da aplicação de técnicas de aprimoramento de desempenho em trasistores SOI CMOS de tecnologias totalmente depletadas promissoras
- EFEITOS DA OPERAÇÃO EM ALTAS TEMPERATURAS SOBRE AS PROPRIEDADES ELÉTRICAS DE NANOFIOS TRANSISTORES MOS DE DIFERENTES TECNOLOGIAS
- Efeitos da radiação de protóns em FinFETs de porta tripla de corpo (Bulk-FinFET)
- Efeitos da radiação em transistores Túnel-FETs de porta tripla.
- Efeitos do Autoaquecimento em Transistores SOI-MOS Tridimensionais Nanométricos
- Electrical characteristics of n-type vertically stacked nanowires operating up to 600 K
- Electrical Characterization of Stacked SOI Nanowires at Low Temperatures
- Estudo comparativo do efeito de autoaquecimento em transistores FinFET e UTBB
- Estudo da região de sublimiar de transistores SOI MOSFETs avançados
- Estudo da Tensão de Limiar e Inclinação de Sublimiar em Transistores SOI FinFETs de Porta Dupla e Porta Tripla
- Estudo de transistores de nanofios aplicados a circuitos analógicos básicos
- Estudo de Amplificadores Operacionais de Transcondutância projetado com FinFETs tensionados
- Estudo de Junções Schottky para Aplicação em BE SOI MOSFET
- Estudo de Transistores de Nanofolha de Silício com Porta ao Redor em Baixas Temperaturas.
- Estudo de Transistores de Porta Tripla (FinFET) de Silício e de Germânio
- Estudo de transistores em estrutura de nanofios e de nanofolhas e aplicações em fontes de corrente
- Estudo de transistores fabricados em estruturas de nanofio e nanofolha de silício
- Estudo de transistores SOI MOSFETs com camada de silício e óxido enterrado ultrafinos em modo de tensão de limiar dinâmica
- Estudo do Comportamento de Transistores MISHEMT com diferentes dielétricos de porta
- Estudo do efeito da radiação de prótons em transistores SOI MOSFETs de múltiplas portas
- Estudo do efeito da radiação em um amplificador operacional de transcondutância implementado com SOI FinFETs.
- Estudo do efeito da região de subposição de porta no comportamento elétrico dos transistores FinFEts
- Estudo do Ponto Invariante com a Temperatura (ZTC) em SOI FinFETs radiados e tensionados
- Estudo do ponto invariante com a temperatura (ZTC) em UTBB SOI nMOSFETs.
- Estudo do ponto variante de temperatura em transistores fabricados em estruturas de nanofios horizontais
- Estudo do Substrato em Transistores SOI de Camada de Silício e Óxido Enterrado Ultrafinos
- Estudo do Transistor de Efeito de Campo por Tunelamento (TFET)
- Estudo do transistor de efeito de campo por tunelamento (TFET) como biossensor
- Estudo dos transistores de tunelamento por efeito de campo como biossensores.
- Estudo Teórico e Experimental de Transistores 3D Construídos em Lâminas de Silício e Silício sobre Isolante
- Evaluation of Dielectrically Modulated and Fringing Field Tunneling Field Effect Transistor Biosensors Devices
- Evaluation of n-type gate-all-around vertically-stacked nanosheet FETs from 473 K down to 173 K for analog applications
- Experimental Analysis of Trade-Off Between Transistor Efficiency and Unit Gain Frequency of Nanosheet NMOSFET down to -100 oC
- Experimental Assessment of Gate-Induced Drain Leakage in SOI Stacked Nanowire and Nanosheet nMOSFETs at High Temperatures
- Experimental Demonstration of Ω-Gate SOI Nanowire MOS Transistors? Mobility Variation Induced by Substrate Bias
- Experimental silicon Tunnel-FET device model applied to design a Gm-C Filter
- Experimental study of MISHEMT from 450 K down to 200 K for analog applications
- Gate dielectric material influence on DC behavior of MO(I)SHEMT devices operating up to 150 °C
- Grupo de Inovação e Nanotecnologia
- Hybrid low-dropout voltage regulator designed with TFET-MOSFET nanowire technologies
- Héctor Pettenghi Roldán
- Impact of Gate Current on the Operational Transconductance Amplifier Designed with Nanowire TFETs
- Impact of series resistance on the drain current variability in inversion mode and junctionless nanowire transistors
- Implementação de um protótipo de AFM/STM para eletrodeposição localizada
- Influence of fin width variation on the electrical characteristics of n-type junctionless nanowire transistors at high temperatures
- Influencia das interconexoes sobre o desempenho de circuitos integrados nanoeletrônicos baseados em transistores monoelétron
- Influência da componente MOSFET no comportamento elétrico de transistores MI(O)SHEMT
- Influência do potencial de substrato sobre o ruído de baixa frequência de nanofios transistores MOS
- Janaina Goncalves Guimaraes
- Jose Camargo da Costa
- Low frequency noise performance of horizontal, stacked and vertical silicon nanowire MOSFETs
- Low-Dropout Voltage Regulator Designed with Nanowire TFET with Different Source Composition Experimental Data
- MARCOS ALLAN LEITE DOS REIS
- Maria Glória Caño de Andrade
- MISHEMT?s multiple conduction channels influence on its DC parameters
- Modelagem do Transporte Eletrônico em Moléculas Orgânicas
- Modelagem e simulação de pontos quanticos acoplados
- On the Application of Junctionless Nanowire Transistors in Basic Analog Building Blocks
- On the compact modelling of Si nanowire and Si nanosheet MOSFETs
- Operational Transconductance Amplifier Designed with Experimental Omega-Gate Nanowire SOI MOSFETs
- Operational transconductance amplifier designed with nanowire tunnel-FET with Si, SiGe and Ge sources using experimental data
- Otimização de Transistores BE SOI MOSFET como Plataforma para Aplicação como Biossensores
- Output Conductance of Line-TFETs for Different Device Parameters and its Effect on Basic Analog Circuits
- Paula Ghedini der Agopian
- Performance and Analysis of n-Type Vertically Stacked Nanowires Regarding Harmonic Distortion
- Performance of SOI Ω-Gate Nanowires from Cryogenic to High Temperatures
- Performance Perspective of Gate-All-Around Double Nanosheet CMOS Beyond High-Speed Logic Applications
- Pragmatic evaluation of fin height and fin width combined variation impact on the performance of junctionless transistors
- Prof. Dr. João Antonio Martino
- Roteador Nanoeletrônico para Redes-em-Chip Baseado em Transistores Monoelétron
- Signal to noise ratio in nanoscale bioFETs
- Study of a Fringing Field Biosensor Tunnel-FET
- Study of the UTBB BESOI Tunnel-FET working as a Dual-Technology Transistor
- Talitha Nicoletti Régis
- TCAD Evaluation of the Active Substrate Bias Effect on the Charge Transport of Ω-Gate Nanowire MOS Transistors with Ultra-Thin BOX
- The Impact of Spacer Oxide Material on the Underlapped SOI-nFinFET Working as Charged Based Radiation Sensor
- Trade-off analysis between gm/ID and fT of nanosheet NMOS transistors with different metal gate stack at high temperature
- Transporte de Fônons em Geometrias Fractais
- Tunnel-FET Evolution and Applications for Analog Circuits
- Variability Modeling in Triple-Gate Junctionless Nanowire Transistors
- Vitor Riseti Manfrinato
- Voltage gain improvement of the operational transconductance amplifier designed with silicon-on-insulator fin field effect transistor after being exposed to proton-irradiation